Klopné obvody RS a RST


Klopný obvod RS

Schematická značka
  • Nejjednodušší bistabilní klopný obvod
  • Anglický název: „RS latch
  • Obvod Moorova typu – výstup přímo odráží vnitřní stav
  • Slouží jako 1-bitová paměť
  • Má dva vstupy:
    • R – Reset, vypíná obvod
    • S – Set, zapíná obvod
  • Z praktických důvodů má dva výstupy:
    • Q – normální výstup (odpovídá vnitřnímu stavu)
    • \overline{Q} – negovaný výstup
      • Negovaný stav je nezbytnou součástí vnitřního zapojení a je proto praktické jej vyvést z obvodu ven
      • Hodí se mimo jiné k řetězení více klopných obvodů do série
  • Princip je tedy následující:
    • R=0, S=0 – obvod zůstává v klidu a drží poslední stav
    • R=1, S=0 – obvod se vypne (Q=0,\overline{Q}=1)
    • R=0, S=1 – obvod se zapne (Q=1,\overline{Q}=0)
    • R=1, S=1 – zakázaný stav!
      • Tento stav nedává smysl – chceme obvod zároveň zapnout a vypnout
      • Chování je nedefinované a tato kombinace vstupů by neměla v obvodu nastat!
      • Typicky se projevuje jako Q=\overline{Q} nebo rozkmitáním výstupů na frekvenci odpovídající propagačnímu zpoždění členů (záleží na vnitřním provedení obvodu)
  • Obvod můžeme popsat jedním z následujících způsobů:
SRQ_{t+1}\overline{Q}_{t+1}Popis
00Q_t\overline{Q}_{t}Drž
1010Zapni
0101Vypni
11X (1)X (1)Zakázaný stav
Pravdivostní tabulka pro KO RS
Stav 0
Q=0
Stav 1
Q=1
S=1
R=1
Jinak
Jinak
Stavový diagram pro KO RS
SRQ
Časový diagram pro KO RS
  • Existují dvě jednoduché realizace obvodu RS a to s využitím hradel NOR a NAND
    • Realizace pomocí NAND má negované vstupní úrovně (díky De Morganově zákonu) a musí se přidat dvojice členů k jejich otočení

Klopný obvod RST

Schematická značka
  • Anglický název: „gated RS latch
  • Vznikne přidáním povolovacího vstupu T
    • Aby obvod reagoval na příkazy, musí být vstup T=1
  • Jedná se o obvod se synchronními vstupy, kde T slouží jako hodinový signál citlivý na logickou úroveň
  • Díky povolovacímu vstupu můžeme více obvodů vzájemně synchronizovat hodinovým signálem
  • Povolovací vstup neřeší zakázaný stav, stále tedy nesmí dojít k situaci R=S=T=1
  • Povolovací vstup lze snadno vytvořit v případě zapojení z logických členů NAND přepojením jednoho ze vstupů každého vstupního členu NAND, který zařizoval negaci vstupů